Ａｐｐｌｅ　Ｊａｐａｎ合同会社の過去求人・中途採用情報

組織強化のため採用活動を行っています。 デバイスエンジニアは数十名が在籍して、日本オリジナルでICを設計、検証しています。 日本発でグローバルな製品に組み込まれます。 日々の業務にイノベーションを認められている環境で一緒に仕事ができるメンバーを探しています。

（1）アナログレイアウトエンジニア（2）アナログICデザイナー　※どちらかの業務をお任せします。
具体的な仕事内容
（1）アナログレイアウトエンジニア
アナログデザインチームと緊密に連携し、
複雑な入出力デバイス製品のレイアウトとその検証を行っていただきます。

＜具体的には＞
・LDO、ADC/DAC 、画素レベル回路、column/row pitchの回路、
　バンドギャップ回路／バイアス回路を含むアナログ回路の
　トランジスタレベルでの詳細なレイアウトを行う
・抵抗や容量を含む精密なアナログ素子のレイアウトを行う RC抽出、
　DRC、LVS、DFMチェックを含む検証フローを通してブロックレベルおよび
　トップレベルのレイアウトを行う
・ブロックレベル、トップレベルのフロアプランニングを行うために設計者と協力する
・Power/gnd配線、エレクトロマイグレーション、シグナルパスチェック、
　差動回路のマッチング、シグナルカップリングのレイアウトのレビューを行う
・トップレベルのレイアウトインテグレーションと検証、スケジュールマネジメントを行う

（2）アナログICデザイナー
アナログIC設計と製品化をお任せします。

＜具体的には＞
・DCDCもしくはADC/DAC回路関連の設計業務
　または様々なAFE 回路ブロックにおいてのトランジスタレベルでの実現可能性チェック
・回路ブロック設計、デザインレビューのためのデザインドキュメント作成
・ESD設計・ラッチアップ対策
・レイアウト設計デザイナーを引率し、レイアウトの寄生やミスマッチを含んだ回路設計
・Chip-level integrationを検証するための Top Level Simulation
・生産、試験用のテストプランを取り決める
・デザインを検証するため実験室での測定を実施する

チーム／組織構成
社内では、モチベーション高く、積極的に変革を起こしていきたいという人材が会社を動かしています。

それぞれの職種に関連するスキルをお持ちの方
（1）アナログレイアウトデザイナー
・5年以上のアナログレイアウトの経験が必須
・トップレベルのインテグレーションを行うために
　ほかのレイアウトエンジニアを率いる能力
・デバイスマッチング、寄生成分の最小化、高周波信号の配線レイアウト技術の知識
・RC遅延、エレクトロマイグレーション、カップリング容量の問題への理解
・ガードリング、DNW、PN接合、LOD、WPEなどの高度なプロセス効果についての理解
・不具合が発生しがちな回路とレイアウト構造を確実に認識し、
　積極的に回路デザイナーと協力して問題に対する最善の策をとることができる能力

（2）アナログICデザイナー

本社（東京都港区六本木　六本木ヒルズ）
●本社アクセス
東京メトロ 日比谷線「六本木駅」1C出口直結
都営地下鉄 大江戸線「六本木駅」3出口 徒歩4分
都営地下鉄 大江戸線「麻布十番駅」7出口 徒歩5分
東京メトロ 南北線「麻布十番駅」4出口 徒歩8分

9：00-17：30　(昼休憩60分)

正社員

年俸800万円～
※経験、前職年収を考慮し相談の上、決定

社会保険完備
保養施設
会社加入保険
社員割引（年間上限あり）など

＜休日・休暇＞
完全週休2日制
有給休暇：17日間（1年目）
病気休暇
産休・育休・介護制度