株式会社オーエー研究所
マッチングしやすいおすすめ求人とは
あなたの登録情報(職種・勤務地など)と求人企業が設定した応募歓迎条件が合致すると求人に「マッチングしやすいおすすめ求人 ※1」と表示されることがあります。
マッチング成立とは
あなたの登録情報(職種・勤務地など)と、「気になる」をした求人企業が設定した応募歓迎条件が 合致すると「マッチング成立 ※1」が届くことがあります。 「マッチング成立」のお知らせは、dodaサイト上への自動通知(※2)、およびマッチング成立お知らせメールでご案内します。
※1「マッチングしやすいおすすめ求人」並びに「マッチング成立」は、書類選考の通過、面接、および内定を保証するものではありませんのであらかじめご了承ください。
※2 気になるリスト、希望条件にマッチした求人一覧、求人情報の検索結果一覧などで確認できます。
希望条件にマッチした求人とは
あなたが保存した希望の条件(「職種」「勤務地」「年収」)に合致した求人が表示されます。
株式会社オーエー研究所の過去求人・中途採用情報
募集している求人が 8件あります!
株式会社オーエー研究所の 募集が終了した求人
回路設計・開発(8K・5Gなど)未経験歓迎/年間休日126日
- 正社員
【情報通信分野】大手企業の研究開発部門・行政の大規模プロジェクトなどで、回路設計・開発を行います
具体的な仕事内容
小さな基板1枚から、大きなラックを利用するものまで。試作品から量産品まで。
論理を組み合わせるだけのものや、難しい数式を必要とするものまで。
多種多様な製品の設計から、組み立て、試験、評価までを担当します。
【業務例】
・通信・ネットワーク関連製品の企画・開発(OEM製品:ギガビットイーサネットスイッチ)
・通信・ネットワーク機器の開発・評価試験ツールの企画・開発(自社製品:超小型高速HUB、超小型POE_HUB)
・通信・ネットワーク関連製品の受託・OEM製品開発
・インテリジェント・スイッチ(L1/L2スイッチングHUB)
・メディアコンバータ
・FTTH/PON/CATV関連(WDM/SMF/MMF対応)
・VPN
・無線関連(IEEE802.11b/赤外線/PHS)
・衛星送受信アダプタ
・画像処理装置
・FPGA設計、ASIC設計(開発言語:Velilog/VHDL/AHDL)(Lattice、ALTERA、XILINXに対応)
・組込型CPUを使った装置設計(PowerPC/SH系/68000系/DSP/その他)
・標準インタフェースバス仕様のボード設計(USB/I2C/CPCI/PCI/VME/PCMCIA/ISA/その他)など
・映像機器の開発・設計
【使用言語】
FPGAでは、VerilogまたはVHDLを使用します。
※「高校・大学で工学系・電気系の勉強をしていた」というレベルで◎
【入社後は…】
経験・スキルに応じて業務を割り当てます。
未経験の方や経験の浅い方には、OJTによる実践的な指導を行います。
手を動かしながら自然と業務の理解を深めてもらいます。
チーム/組織構成
現在、約120名のエンジニアが在籍しています。
プロジェクトごとに顧客先常駐/自社での受注開発に分かれます(割合は6:4)。
■組織名称:開発部門
【業種・職種未経験歓迎】理系(工学系・電気系)出身者/言語スキルは高校・大学での学習レベルでOK◎
【必須】理系(工学系・電気系)出身の方
==★下記のような志向性をお持ちの方は歓迎します★==
◎高専/理系学部を卒業後、事務系の総合職に就いたが、技術職へのキャリアチェンジを考えている。
◎独学で回路設計を学んだ。
◎機械をいじったり、ものを作ったりすることが好き。
◎5年、10年先を見据えて、時代の変化に強いスキルを持った技術者になりたいと思っている。
当社は、人柄や「やってみたい」という前向きな姿勢を大切にしています。面接では、これまで懸命に取り組んだり、乗り越えてきた経験をお話しください。
本社/神奈川県鎌倉市台2-15-41 もしくは東京都および神奈川県のプロジェクト先
<本社アクセス>JR横須賀線・東海道線「大船駅」徒歩12分
※お客様常駐先は、神奈川県・東京都が中心となります。自宅から通勤できる範囲内での配属を想定しています。
フレックスタイム制(コアタイムなし)
∟1日の標準労働時間(8時間)
∟標準労働時間帯 (8:45~17:30)
■平均残業時間
30時間
案件によりますが、当社が共同開発を行う大手企業は、各社CSRの意識が強く、無理な残業は発生しません。
正社員
※試用期間3カ月(同期間中の有給休暇取得はできません)
月給20万円~50万円
※時間外労働分は、別途支給します。
※前職での年収・経験を考慮して決定します。
■給与にプラスしてもらえる手当・インセンティブ
■交通費全額支給
■賞与
年2回
6月、12月
■昇給
年1回
4月
■入社時の想定年収
年収300万円
※未経験の場合
■社員の年収例
年収500万円(37歳/経験13年)
年収690万円(42歳/経験20年)
■各種社会保険完備(雇用・健康・労災・厚生年金)
■慶弔金制度
■貸付金制度
■退職金制度(定年60歳)
■再雇用制度あり(65歳まで)
<年間休日>
126日
<休日・休暇>
■完全週休2日制
土・日
■祝日休み
■年末年始休暇(9日間※2019年12月期の場合)
■GW休暇(暦通り)
■夏季休暇(9日間※2019年8月期の場合)
■有給休暇(初年度10日※4月~9月入社の場合)入社時期により当社規程で付与日数は異なります。
■育児休暇(取得実績あり)
■介護休暇(取得実績あり)
ネットで動画を見るとき、なかなか読み込まれなかったり、画像が荒かったりして「もやっ」とすることはありませんか?それを解決するのが「FPGA」です!FPGAは、世界中の人が膨大な情報にアクセスするなかでも、高速かつ正確に処理します。効率化されて生まれた余力で、企業は例えば解像度を上げることができます。顧客満足やサービスレベルの向上、ひいては売上アップにつながるため、FPGAを使いたい企業が増えているというわけです。情報化社会と親和性の高い技術ですが、複数の指令がどのタイミングでどんな動きをするのかを理解していないと扱えないなど、まだまだ対応できる技術者は限られているのが現状です。
株式会社OA研究所は、イーサネットの黎明期から10/100Mスイッチングハブを世に送り出し、世の中には無い、お客様が望む装置・製品を形にし、研究開発/ビジネスの一助を担ってきました。自社工場を保有しているため、各技術者の設計思想をそのままモノづくりに反映できます。自分の仕事が目に見えて実感できる、楽しい職場です。また、設計から製造、評価まで一貫して業務に携わることができるため、経験者でキャリアアップを望んでいる方にもご活躍いただけます。
◎ハードウェア技術者:デジタル・アナログ回路設計、デバッグのご経験
◎FPGA技術者:Verilog/VHDL言語を用いた設計経験、特に、画像処理/信号処理経験のある方
株式会社オーエー研究所の 募集している求人
全8件
出典:doda求人情報(2024年12月時点)