株式会社エッチ・ディー・ラボの過去求人・中途採用情報

【国内の大手半導体・電機メーカーと直取引】電子回路設計の各工程全般をお任せします
具体的な仕事内容
本社または大手メーカーの開発プロジェクト先にて、Verilog HDLやVHDL、
Cなどの言語を用いたLSI設計(FPGA、ASIC)を手がけていただきます。
★入社後まずは経験やスキル、適性に応じた工程・業務からお任せします

【取引先について】
国内の大手半導体・電機メーカーから直接ご依頼をいただいています。
また、新製品開発や先進技術の研究・開発など、当社に寄せられる案件は、
「 ハイスキル 」なものになるのが特徴です。

【 プロジェクト例 】
◆暗号アルゴリズムのHDL化
◆デジタル一眼レフカメラのC-MOSセンサー
◆次世代暗号処理ハードウエア
◆５G携帯通信システム
◆医療機器(内視鏡システム)
などに携わっています。

【大手メーカーから直接依頼がくる理由】
代表の長谷川の著書『VHDLによるハードウェア設計入門』は、
1995年の発売から今なお、HDL設計の入門書として活用されています。
会社名で出版した専門書も、多くのエンジニアにご愛読いただいています。
また、回路設計エンジニア向けの専門的な技術研修も提供していますので、
そちらで当社のことを知っていたという方も多いかもしれません。
決して大きな会社ではありませんが、スペシャリスト集団としての業界知名度は抜群。
そんな背景もあり、名だたる大手メーカーから“ 直接 ”開発のご依頼をいただいています。

【当社について】
HDLによるLSI設計の黎明期から事業をスタートさせ、
コンサルティングをベースにさまざまな開発プロジェクトに参画してきました。
確かな実績と高い実力を背景に、規模・インパクトともに大きい案件が多数寄せられています。

#入社後の職種変更なし

チーム／組織構成
半導体・電機メーカー出身のベテランエンジニアから、
未経験で入社した若手社員まで幅広い年代が活躍しています。

【経験に応じた研修制度を用意】
当社が提供する大手メーカー向けのカリキュラムを使用して研修を行います。
一人ひとりの経験に応じて、「論理設計とは？」「HDLとは？」「検証のやり方」など、基礎から学びなおせる環境です。

【学歴不問】HDL(Verilog HDL、VHDL)での電子回路設計経験をお持ちの方
【歓迎する条件】
■Verilog HDL,VHDLでの電子回路設計経験のある方
■あるいは、電子回路に興味があり、C,Pythonプログラミング経験のある方

#5名以上採用
＃未経験歓迎、第二新卒歓迎

【 本社 】神奈川県横浜市港北区新横浜3-17-6 イノテックビル10F
★UIターン歓迎≪転居を伴う転勤ナシ・引越し代支援アリ≫

専門業務型裁量労働制(1日のみなし労働時間：8時間）
※参考 9：00～18：00(休憩1時間含む)

★「子育て社員」も活躍中です
子どもの送り迎えや行事への参加など、
自身の裁量で上手に時間を調整して仕事もプライベートも
しっかり充実させている「子育て社員」も活躍中です！

★自由度の高い環境
裁量労働なので、出退勤の調整が可能です。
業務中はイヤホンで音楽を聞きながら作業してもOK。
休憩のタイミングも各自に任されており、メリハリをつけて働くことができます。
■平均残業時間
30時間

※裁量制と併せて、自分なりの働きやすさを考えながら取り組める環境

正社員

月給300,000円～500,000円

■賞与
年2回
（6月・12月）※支給実績6カ月分
上記に加え、業績賞与：年1回（4月）もあります。

■昇給
年1回
（4月）

■入社時の想定年収
年収450万円
（月収32万円）　27歳　設計経験4年
年収720万円
（月収45万円）　40歳　設計経験16年

■社員の年収例
想定年収400～800万円

通勤手当、住居手当、健康保険、介護保険、厚生年金保険、雇用保険、労災保険、退職金制度

＜待遇・福利厚生補足＞
通勤手当：交通費全額支給

＜教育制度・資格補助補足＞
■未経験者の場合、研修期間が3カ月あります。
■OJT
※未経験からプロを目指せる専門研修を行っています。

＜その他補足＞
■引越し代補助
■住宅斡旋
■私服勤務可能

＜年間休日＞
124日

＜休日・休暇＞
■完全週休2日制
（土日祝）
■有給休暇15日～20日
■年末年始休暇
■慶弔休暇
■産前産後休暇
■育児休暇

#5日以上の連続休暇OK

オリンパス株式会社、ソニー株式会社、Xilinx, Inc.、電子商取引安全技術研究組合、
匠ソリューションズ株式会社、株式会社カタナコーポレーション、東北大学、
神戸大学、横浜国立大学、三菱電機株式会社　その他多数