株式会社エッチ・ディー・ラボ

【新横浜】回路設計エンジニア（半導体）～転勤無／回路設計の総合コンサルティング会社／残業30h未満～

---

～回路設計の総合コンサルティング会社／完全週休二日／年間休日124日／転勤無／残業30h未満～
■業務内容：通信、画像処理に関するHDL設計、LSI・FPGA設計、コンサルティング等を行う当社または大手メーカーの開発プロジェクト先にて、電子回路設計の各工程全般をお任せします。具体的には、1つの半導体チップに集積される素子の数が1,000個～10万個あるLSI（大規模集積回路）における、内部構造やLSIを実装した基板の回路を設計する「LSI設計（FPGA、ASIC）」を担当して頂きます。

■職務の特徴：国内の有名な半導体・電機メーカーから直接ご依頼を頂いており、デジタル一眼レフカメラのG-MSセンサー、LSIチップ（暗号処理用、携帯電話用、複写機用等）、医療機器（内視鏡システム）等の開発プロジェクトに参画しています。また、確かな実績や高い実力も評価されており、新製品開発や先進技術の研究・開発や社会的な影響力も大きい「ハイスキル」な案件等も手掛けています。本ポジションはそんな当社の将来のコアメンバーとしての募集です。

■魅力：当社がご依頼いただく案件は、技術的にレベルの高いものが多いのが特徴です。さらに、業界の“教育機関”としての事業を展開していることもあり、そうしたハイレベルな技術・ノウハウを共有・標準化することも得意。実践と教育が備わった環境ですので、エンジニアとしての腕をスピーディに磨いていけます。そういう環境で活躍している先輩たちとの協働も、教訓に溢れたものになるはずです。
■就業環境：同職種は現在3名が担当をしています。自社内での受託開発が中心ということもあり、比較的ゆとりを持ってスケジュールを組み、裁量制と併せて自分なりの働きやすさを考えながら取り組んで頂けます。出勤退勤の調整もしやすく、土日休みでワークライフバランスが整っているため、仕事とプライベートのオンとオフも切り替えがしやすい環境です。

■勤務地補足：基本的に本社勤務ですが、経験、スキルや習熟度合いに応じて、東京23区・神奈川県を中心としたメーカーのプロジェクト先にて勤務して頂く場合があります。また、出張も発生します。

学歴不問

---

＜応募資格/応募条件＞
■必須条件：
・HDL(Verilog HDL、VHDL)での電子回路設計経験をお持ちの方
※経験工程/プロジェクト規模は不問です。
※デジタル/アナログ、FPGA/ASICは不問です。

＜勤務地詳細＞
本社
住所：神奈川県横浜市港北区新横浜3-17-6 イノテックビル10F
勤務地最寄駅：各線／新横浜駅
受動喫煙対策：屋内全面禁煙

---

＜転勤＞
無
転居を伴う転勤はありません。

＜在宅勤務・リモートワーク＞
相談可

＜オンライン面接＞
可

＜労働時間区分＞
専門業務型裁量労働制
みなし労働時間/日：8時間00分
休憩時間：60分
時間外労働有無：無

＜標準的な勤務時間帯＞
9:00～18:00

正社員

---

＜雇用形態補足＞
期間の定め：無

＜試用期間＞
3ヶ月
試用期間中の条件変更はありません。

通勤手当、住宅手当、健康保険、厚生年金保険、雇用保険、労災保険、退職金制度

＜各手当・制度補足＞
通勤手当：交通費全額支給
住宅手当：補足事項なし
社会保険：社会保険完備
退職金制度：補足事項なし

＜教育制度・資格補助補足＞
■未経験者の場合、研修期間が3ヶ月あります。
■OJT
※未経験からプロを目指せる専門研修を行っています。

＜その他補足＞
■引越し代補助
■住宅斡旋
■私服勤務可能

完全週休2日制（休日は土日祝日）
年間有給休暇15日～20日（下限日数は、入社半年経過後の付与日数となります）
年間休日日数124日

年末年始休暇、有給休暇、慶弔休暇、産前産後休暇、育児休暇