株式会社ゼネテック

【大阪】ハードウェアエンジニア（回路設計・FPGA設計）※プライム案件多数／フレックス／年休125日

---

【ハードウェア×ソフトウェアのワンストップ開発によるシステムソリューション事業／フレックス／年休125日／東証スタンダード上場】
●SONYやパナソニック、日立製作所、NECといった大手メーカーからのプライム案件に参画可能
●ハード×ソフトウェアの両方を取り扱うためキャリアパスが豊富な就業環境
●受託案件における自社内開発がメイン、チーム単位でで参画します

■業務内容：【変更の範囲：会社の定める業務】
ハードウェア開発をお任せします。最先端技術の開発に上流工程から携わっていただくことが可能です。ゆくゆくはPMやマネジメント業務もお任せしていく予定です。
<具体的な業務>
●ハードウェア及び回路の設計、開発
・計測器、検査システム、設備系、医療系、工作機械などさまざまな案件を保有
・要件定義から評価、外部への生産委託までの一貫した開発を受託していますので、幅広いスキルを身に着けることが可能
・常に新しい技術に触れることが可能
※当社、ソフト部門との共同開発も多数あります。
●システム/回路設計
・ARMなど各種組み込みマイコン応用機器
・CPU・FPGA・高速IFを組みあわせた搭載ボードの開発
・高速信号の波形信頼性評価
●ASIC・FPGA設計
・ASIC・FPGA・PLDの開発・設計
・仕様検討からRTL設計、実機検証まで
●人材マネジメント
・エスカレーションの対応
・育成・指導・パートナ企業の管理
●プロジェクトマネジメント（補佐）
・スケジュール管理
・顧客との交渉業務など

■開発事例：
・車載向けマイコン応用機
・透析装置電気回路開発
・RF-IDリーダ/ライタ
・超高画素カメラ評価ボード
・10Gbpsパケット送受信評価ボード
・複写機向け画像処理
・IPパケットリオーダ制御
・CCDカメラ評価用画像処理
・レーザーダイオードドライバ画像制御
・非同期サンプルレートコンバータIP
　他、高速差動通信、PCIe、DDR4、AXIバスなどIP実績も多数

■開発言語：
Verilog-HDL、VHDL、system-Verilog、system-C、OpenCL、OrCAD、CR-5000他

■組織構成：
全体50名程度、20代～40代で構成されています。

変更の範囲：本文参照

学歴不問

---

＜応募資格/応募条件＞
■必須条件：
・デジタル回路設計経験がある方

■歓迎条件：
・C/C++言語での開発経験
・プリント基板を作成するための顧客・協力会社との折衝

＜勤務地詳細＞
大阪開発センター
住所：大阪府大阪市西区新町２丁目４－２ なにわ筋ＳＩＡビル１６階
勤務地最寄駅：西大橋駅
受動喫煙対策：屋内全面禁煙
変更の範囲：本文参照

---

＜勤務地補足＞
【変更の範囲：会社の定める場所（リモートワーク含む）】

＜転勤＞
当面なし

＜在宅勤務・リモートワーク＞
相談可

＜オンライン面接＞
可

＜労働時間区分＞
フレックスタイム制
コアタイム：10:30～15:30
休憩時間：60分（12:00～13:00）
時間外労働有無：有

＜標準的な勤務時間帯＞
9:00～18:00

正社員

---

＜雇用形態補足＞
期間の定め：無

＜試用期間＞
3ヶ月
待遇・給与に差異はありません

通勤手当、健康保険、厚生年金保険、雇用保険、労災保険、退職金制度

＜各手当・制度補足＞
通勤手当：実費支給
社会保険：各種社会保険完備、関東ITソフトウェア健康保険組合加入、ベネフィットステーション利用可能
退職金制度：勤続3年以上対象

＜定年＞
60歳
再雇用制度あり

＜育休取得実績＞
有

＜教育制度・資格補助補足＞
■OJT
■Off-JT
■階層別研修（マネジメント研修、リーダー研修 他）
■社内勉強会（最新技術動向等）／社外セミナーへの参加
■資格取得報奨金制度
■社内英会話スクール

＜その他補足＞
■役職手当：要件該当者のみ支給 等
■赴任旅費支給
■社員持ち株制度
■退職金制度
■健保組合契約保養施設の利用
■各種福利厚生サービス（ベネフィット・ワン加入）
■社内サークル活動（ビデオゲーム、フットサル、サバゲー、ゴルフなど）

完全週休2日制（休日は土日祝日）
年間有給休暇10日～40日（下限日数は、入社半年経過後の付与日数となります）
年間休日日数125日

夏季休暇、GW休暇、年末年始休暇、リフレッシュ休暇、特別休暇（慶弔休暇等）、年次有給休暇（初年度10日）、記念日休暇、産前／産後休暇（実績あり）、育児休暇（男性の実績多数）