株式会社BREXA Technology

【神奈川・横浜】ASIC置換に伴うFPGA開発◆国内最大級の技術系人材サービス企業

---

【FPGA設計の経験をお持ちの方へ／エンジニアの成長を支援する環境／BREXAグループの中核企業】

■業務内容
ご入社後に担当いただく想定配属先の業務は、電子機器向けデジタル回路開発プロジェクトにおいて、ASICの代替となるFPGA開発業務をご担当いただきます。

■業務詳細：
主な業務は、Verilog-HDLおよびSystemVerilogを用いたRTL設計、シミュレーション環境構築、機能検証、インプリメンテーション、タイミング検証、実機評価です。既存回路の解析や設計資産の流用検討を含め、品質・性能・保守性を考慮した開発を推進いただきます。

開発環境はLinuxをベースとし、Vivadoを中心としたFPGA設計ツール、QuestaやModelSimなどの論理シミュレータを使用します。これまで培った論理設計や検証経験を活かしながら、設計品質向上や開発効率化に向けた技術提案も期待されています。

本案件は、半導体・電気電子分野で培った経験を活かして、設計方針の検討や技術レビューなど上流工程にも携わることができる環境です。将来的にはFPGA開発の技術リーダー、プロジェクトリーダー、システムアーキテクトなど、高度専門職としてのキャリア形成が期待できます。

■当社について
当社はIT・機械・電子・電気・ソフトウェア分野を中心に技術サービスを提供する国内最大級の技術系人材サービス企業です。18,000名を超えるエンジニアネットワークを活かし、自動車、ロボティクス、医療機器、半導体、IT・DX分野など幅広い業界の技術課題解決を支援しています。

■当社の魅力
・18,000名超のエンジニアが活躍する国内最大級の技術者集団
・自動車、半導体、ロボティクス、医療機器、IT・DXなど多彩な分野の案件に携われる
・エンジニア派遣、受託開発、DX支援など幅広い事業領域を展開
・最先端技術に触れながら専門性を高められる環境
・大手メーカーや大手企業のプロジェクトを通じて市場価値の高いキャリア形成が可能

変更の範囲：会社の定める業務

＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上

---

＜応募資格/応募条件＞
■必須条件：
・Verilog-HDLまたはSystemVerilogによるRTL設計経験
・FPGA開発経験
・論理シミュレーションおよび検証経験

＜勤務地詳細＞
顧客先（神奈川県）
住所：神奈川県
受動喫煙対策：屋内全面禁煙
変更の範囲：会社の定める事業所

---

＜勤務地補足＞
神奈川県横浜市にある顧客先での常駐勤務となります。

＜転勤＞
当面なし

＜オンライン面接＞
可

＜勤務時間＞
9:00～18:00 （所定労働時間：8時間0分）
休憩時間：60分
時間外労働有無：有

正社員

---

＜雇用形態補足＞
期間の定め：無
無期雇用派遣

＜試用期間＞
3ヶ月
試用期間中も待遇、条件に差異はございません。

通勤手当、家族手当、住宅手当、寮社宅、健康保険、厚生年金保険、雇用保険、労災保険

＜各手当・制度補足＞
通勤手当：全額支給（車通勤の場合も含む）
家族手当：配偶者月13000円／子1人につき月6000円
住宅手当：転居が必要な場合のみ（家賃の半額／上限月3万円）
寮社宅：社員寮、借上社宅制度あり※当社規定あり
社会保険：社会保険完備

＜定年＞
65歳

＜教育制度・資格補助補足＞
勉強会支援、実技研修、リーダー・マネジメント研修、資格取得支援制度（受験費用負担、祝い金）、CAD等各種研修
※入社後3日間当社実施の研修あり。それ以外にもeラーニングやアカデミー制度あり

＜その他補足＞
確定拠出年金制度（401k）、育児・介護休暇制度、引越補助、寮･社宅制度
※【住宅補助（家賃の50％/最大3万）】、慶弔金制度、定期健康診断、メンタルチェック、キャリアプラン支援、自社保養施設、えらべる倶楽部（JTBベネフィット）利用可、キャリアコンサルティング、資格取得祝金、技術図書購入補助、労働組合あり　等

【諸手当】
・時間外、深夜、休日出勤、出張手当（全額支給）
・家族、赴任、帰省旅費
・地域手当、役職手当

完全週休2日制（休日は会社カレンダーによる）
年間有給休暇10日～（下限日数は、入社半年経過後の付与日数となります）
年間休日日数123日

※休日・休暇は、プロジェクト・配属先企業のカレンダーによる
特別休暇（慶弔その他）、有給休暇（初年度10日）、産前・産後休暇、育児休業・子の育児目的休暇、介護休業・介護休暇