株式会社ゼネテック

FPGA設計・開発エンジニア◆大手向け論理設計・実機評価／リーダー・PM・専門職へ

---

【FPGAを中心としたハードウェア開発で、要件定義から設計・実装・評価まで幅広く担当／将来はプロジェクトリーダー・PM、エンジニアリーダー、技術スペシャリストを目指せるポジション】

※こんな方におすすめ
●FPGAの論理設計・実装・評価経験を活かしたい
●要件定義などの上流工程へ担当範囲を広げたい
●高速インターフェースや基板設計の知見を深めたい
●ハードウェアとソフトウェアの連携領域に携わりたい
●将来はリーダー・PMや技術スペシャリストを目指したい

■業務内容
FPGAを中心としたハードウェア開発において、要件定義から論理設計、実装、検証、実機評価まで幅広く担当します。大手メーカー・グローバル企業の開発案件に参画し、顧客や協力会社との仕様調整、プロジェクトマネジメントの補佐なども担います。
<具体的な業務>
・論理設計：Verilog、VHDL、SystemVerilogを用いたFPGAの設計・実装
・検証・評価：設計した回路の検証、実機を使用した動作・性能評価
・デバッグ：ロジックアナライザやオシロスコープを用いた不具合解析
・高速インターフェース設計：PCIe、DDR、USB、Ethernetなどの設計・評価
・仕様調整：顧客や協力会社との要件・仕様に関する調整、折衝
・プロジェクト推進支援：スケジュール管理、顧客対応などのマネジメント補佐
・人材マネジメント：経験に応じたメンバーの育成・指導、協力会社の管理
<担当システム・プロジェクト例>
・半導体製造装置メーカー向け制御ボード開発
・業務用プリンター向け制御FPGA開発
・医療機器向けデジタル回路・FPGA開発
・計測器、検査システム、工作機械向け基板・FPGA設計
<主な技術環境>
・HDL：Verilog、VHDL、SystemVerilog
・高速インターフェース：PCIe、DDR、USB、Ethernet
・評価機器：ロジックアナライザ、オシロスコープ
・関連領域：FPGA、デジタル回路、基板設計、ソフトウェア連携
<入社後の流れ>
入社後は、これまでの経験に応じてFPGAの論理設計・実装・評価などを担当し、要件定義や顧客・協力会社との仕様調整へ業務領域を広げます。

変更の範囲：会社の定める業務

＜最終学歴＞大学院、大学卒以上

---

＜応募資格/応募条件＞
■必須条件：以下すべて必須
・Verilog、VHDLなどを用いたFPGAの論理設計・開発経験
・FPGAの実装および実機評価経験

■歓迎条件：
・CまたはC++を用いた開発経験（HLSを含む）
・PCIe、DDR、USBなど高速インターフェースに関する知識
・基板設計の経験
・協力会社との調整・折衝経験
・車載・医療など、高い信頼性が求められる製品の開発経験
・MATLABまたはSimulinkを用いた開発経験
・何らかのリーダー経験

＜勤務地詳細＞
新宿事業所
住所：東京都新宿区西新宿6-14-1　 新宿グリーンタワー22階
受動喫煙対策：敷地内全面禁煙
変更の範囲：会社の定める事業所（リモートワーク含む）

---

＜転勤＞
無
転勤は想定していません。

＜在宅勤務・リモートワーク＞
相談可

＜オンライン面接＞
可

＜労働時間区分＞
フレックスタイム制
コアタイム：10:30～15:30
休憩時間：60分
時間外労働有無：有

＜標準的な勤務時間帯＞
9:00～18:00

正社員

---

＜雇用形態補足＞
期間の定め：無

＜試用期間＞
3ヶ月
待遇・給与に差異はありません

通勤手当、退職金制度

＜社会保険＞
健康保険 有、厚生年金 有、雇用保険 有、労災保険 有
関東ITソフトウェア健康保険組合加入

＜各手当・制度補足＞
通勤手当：交通費実費支給
家族手当：無
住宅手当：無
寮社宅：無
厚生年金基金：無
退職金制度：勤続3年以上対象

＜定年＞
60歳
再雇用制度あり

＜育休取得実績＞
有

＜教育制度・資格補助補足＞
■階層別研修（マネジメント研修、リーダー研修 他）
■社内勉強会（最新技術動向等）・社外セミナーへの参加
■資格取得報奨金制度
■社内英会話スクール

＜その他補足＞
■役職手当
■赴任旅費支給
■社員持ち株制度
■健保組合契約保養施設の利用
■各種福利厚生サービス(ベネフィット・ワン加入)
■社内サークル活動

完全週休2日制（休日は土日祝日）
年間有給休暇10日～40日（下限日数は、入社半年経過後の付与日数となります）
年間休日日数125日

■夏季休暇
■GW休暇
■年末年始休暇
■リフレッシュ休暇
■特別休暇（慶弔休暇等）
■年間有給休暇
■記念日休暇
■産前・産後休暇（実績あり）
■育児休暇（男性の実績多数）