株式会社シーディア

【大阪市】LSI論理設計リーダー／メンバー育成・設計全体に携われる／福利厚生充実

---

【リーダー経験を活かしLSIデジタル設計をリード／幅広い分野・開発工程に挑戦／エンジニアと共に成長できる環境】
■業務概要
当社では、LSIのデジタルフロントエンド設計エンジニア（リーダー）として、不揮発性メモリを中心とした各種メモリ製品の論理設計業務、およびメンバーの育成・進捗管理などのマネジメント業務をお任せします。技術力とマネジメントの両面を発揮し、開発全体を牽引いただくポジションです。

■業務詳細
・RTL（Verilog-HDL等）を用いた論理設計
・SRAM／DRAM／MRAM／ReRAM／フラッシュメモリ等の周辺回路設計・実装
・BIST（Built-In Self Test）設計およびテスト機能開発
・不揮発性メモリの評価・テスト対応
・日本語仕様書・技術ドキュメントの読解と設計反映
・メンバーの育成、技術指導、進捗管理
・顧客や開発チームとの仕様調整・折衝業務

■扱うサービス
半導体・電子部品分野の製品開発支援を主軸に、機械・電気電子・制御・ITまで幅広く対応しています。

■組織構成
エンジニアを中心に、営業やバックオフィスが一体となり、プロジェクトごとに最適なチームで業務を推進しています。

■業務の魅力
要件定義から設計・評価・マネジメントまで幅広く携われるため、技術力とリーダーシップの双方が成長します。プロジェクト選定は個々の志向やスキルを重視し、長期にわたり安定した環境でキャリアアップが目指せます。

■教育体制
OJTによる実務指導に加え、プロジェクトごとのフィードバックやキャリア相談も充実。技術・管理両面での成長支援を受けられます。

■就業環境
完全週休2日制・年間休日123日、残業月平均20時間以内。福利厚生も充実し、長期的に安心して働けます。

■想定されるキャリアパス
設計リーダーからマネージャー、技術スペシャリスト、PMなど多様なキャリアアップが可能です。

■企業の特徴/魅力
国内外大手メーカーと多数取引し、プロジェクト選定や働き方にも柔軟に対応。技術者一人ひとりが長く成長できる環境を整えています。

変更の範囲：会社の定める業務

＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校卒以上

---

＜応募資格/応募条件＞
■必須条件
・RTL（Verilog-HDL等）を用いた論理設計の実務経験
・リーダーやマネジメント経験（経験年数・規模感は問わない）

■歓迎条件
・日本語の仕様書・技術ドキュメントを理解し設計に落とし込める能力
・SRAM、DRAM、Flash等の論理設計経験
・BIST設計やメモリテスト知識
・FPGA/ASIC設計フロー理解
・日常会話レベルの英語力

＜勤務地詳細＞
プロジェクト先（関西）
住所：大阪府・京都府・兵庫県・奈良県・滋賀県
受動喫煙対策：屋内全面禁煙
変更の範囲：会社の定める事業所

---

＜勤務地補足＞
勤務地は新大阪オフィスを中心に、プロジェクト内容に応じてクライアント先での常駐勤務となる場合もあります。社内・社外いずれの環境でも、チームでの連携を大切にしながら開発を進めています。

＜転勤＞
当面なし
転勤の可能性はあるが、最大限考慮

＜オンライン面接＞
可

＜勤務時間＞
9:00～18:00 （所定労働時間：8時間0分）
休憩時間：60分
時間外労働有無：有
＜その他就業時間補足＞
月平均残業時間：20～30時間程度

正社員

---

＜雇用形態補足＞
期間の定め：無

＜試用期間＞
6ヶ月

通勤手当、寮社宅、健康保険、厚生年金保険、雇用保険、労災保険、退職金制度

＜各手当・制度補足＞
通勤手当：月4万円まで支給
寮社宅：借上げ社宅（条件有）
社会保険：健康保険（産業機械健康保険組合）
退職金制度：勤続3年以上

＜定年＞
60歳

＜教育制度・資格補助補足＞
OJT、若手メンバーの育成・教育、プログラミングスクール運営

＜その他補足＞
転居支度金制度、慶弔見舞金制度、紹介報奨金制度、育児休業制度、介護休業制度、健康診断、役職手当、再雇用制度、結婚・出産祝い金、社員専用保険契約、OJT

完全週休2日制（休日は土日祝日）
年間有給休暇10日～20日（下限日数は、入社半年経過後の付与日数となります）
年間休日日数123日

完全週休2日制（土日祝）、年末年始・GW・慶弔・産休育休・介護休暇あり