株式会社ジッテ

【府中】論理回路設計（FPGA）／東芝勤務・上流工程から携わる・年休128日・残業月10.5h

---

～６０代の正社員雇用実績あり！業績好調に伴う増員採用～

【大手メーカー案件／FPGA設計を超上流から一貫して担当／働きやすい環境と成長支援が充実】
■業務概要
当社は大手メーカー向けにFPGA設計を中心とした論理回路設計業務を担当します。企画・要件定義から基本設計、詳細設計、評価、検査、運用・保守まで一貫して携われるため、設計者として多様な経験を積むことができます。特に上流工程からの参画が可能であり、仕様打ち合わせや顧客との調整、製品開発の全体像を把握しながら業務を遂行します。

■業務詳細
・顧客との仕様打ち合わせや要件定義、設計方針の策定
・VerilogまたはVHDLを用いた論理回路設計（FPGA開発）
・Xilinx（Vivado）、Intel（Quartus）、Lattice（Diamond）等各種FPGA設計・検証
・基本設計・詳細設計から評価、検査工程まで一貫対応
・高速通信や画像処理、SoC FPGA領域などの先進開発案件も担当可能
・ご経験やスキルに応じてPL、PMなどのマネジメント業務もチャレンジできます
・産業機械や鉄道、半導体分野など幅広い業界向け製品開発
・持ち帰り案件対応もあり

■扱うサービス
大手メーカー向け組込機器・制御機器・産業機械等、最先端領域のFPGA搭載製品の開発

■組織構成
東芝府中事業所では当社社員6名が常駐し、チームで連携しながら業務を推進しています。

■業務の魅力
上流から下流まで一気通貫で関われるため、エンジニアとして成長でき、PL/PM経験も積めます。

■教育体制
月1回営業との面談や定期的なフォローに加え、資格取得や各種研修制度も充実。技術書購入や研修費用も会社がサポートします。

■就業環境
完全週休2日制、年間休日128日、平均残業10.5時間、在宅勤務や時短勤務も導入し働きやすさを重視。

■想定されるキャリアパス
設計スペシャリストやPL/PM、上流工程へのチャレンジなど多彩なキャリア形成が可能です。

■企業の特徴/魅力
IoTやビッグデータ等の最新技術を積極導入し、大手企業のプロジェクトを多数受託。働きやすさと成長支援を両立する環境です。

変更の範囲：会社の定める業務

＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上

---

＜応募資格/応募条件＞
■必須条件
VerilogまたはVHDL言語を使用した論理回路設計経験
Xilinx/Intel/LatticeいずれかのFPGAまたはCPLD開発経験

■歓迎条件
高速通信・画像処理等の設計経験
SoCFPGA開発経験
マネジメント経験

＜勤務地詳細1＞
本社
住所：神奈川県横浜市西区楠町4-7 横浜楠町ビル4F
勤務地最寄駅：東海道線／横浜駅
受動喫煙対策：屋内全面禁煙
＜勤務地詳細2＞
顧客先
住所：東京都府中市
勤務地最寄駅：JR武蔵野線／北府中駅
受動喫煙対策：敷地内全面禁煙
変更の範囲：会社の定める事業所（リモートワーク含む）

---

＜転勤＞
無

＜在宅勤務・リモートワーク＞
相談可

＜オンライン面接＞
可

＜勤務時間＞
8:15～17:00 （所定労働時間：7時間45分）
休憩時間：60分
時間外労働有無：有

＜時短勤務＞
相談可
＜その他就業時間補足＞
月平均残業時間10.5時間

正社員

---

＜雇用形態補足＞
期間の定め：無

＜試用期間＞
6ヶ月
試用期間6ヶ月。変更無

通勤手当、健康保険、厚生年金保険、雇用保険、労災保険

＜各手当・制度補足＞
通勤手当：会社規定に基づき支給
社会保険：補足事項なし

＜定年＞
60歳
※６０代の正社員雇用実績あり　※雇用形態要相談

＜教育制度・資格補助補足＞
資格取得支援制度、研修支援制度、技術書購入支援制度あり

＜その他補足＞
資格取得支援制度、研修支援制度、インフルエンザ予防接種補助、健康診断、時短勤務制度、永年勤続表彰制度、技術書購入支援制度、出産・育児支援制度、在宅勤務（一部従業員利用可）

完全週休2日制（休日は土日祝日）
年間有給休暇17日～22日（下限日数は、入社半年経過後の付与日数となります）
年間休日日数128日

完全週休二日制、土日祝、夏季5日、年末年始8日（12/28～1/4）